



中华人民共和国国家标准

GB/T 43928—2024

宇航用商业现货(COTS) 器件保证指南

Guide for commercial off-the-shelf(COTS)parts assurance for
space application

2024-04-25发布

2024-08-01 实施

国家市场监督管理总局
国家标准化管理委员会

发布

目次

前言 III

1 范围 1

2 规范性引用文件 1

3 术语和定义、缩略语 1

 3.1 术语和定义 1

 3.2 缩略语 2

4 通则 3

 4.1 工作目标 3

 4.2 工作内容 3

5 COTS 器件货源基础 3

 5.1 分类 3

 5.2 风险 4

 5.3 信息和数据 6

6 COTS 器件保证考虑的要素 6

 6.1 需求分析 6

 6.2 选择保证 6

 6.3 供应保证 7

 6.4 质量保证 8

 6.5 应用保证 8

7 板级质量保证和应用保证注意事项 9

 7.1 电路板设计 9

 7.2 安装工艺 9

 7.3 板级试验 9

8 子系统级质量保证和应用保证注意事项 10

 8.1 子系统设计 10

 8.2 组装工艺 10

 8.3 子系统级试验 10

附录 A(规范性) COTS 器件保证信息数据库内容要素 11

附录B(规范性) COTS 器件选择保证要素 12

附录C(资料性) COTS 器件典型宇航应用风险及应对措施 15

附录D(资料性)不同集成水平下试验的目的、能力、优势和局限性 17

附录E(资料性)常用缓解COTS 器件辐射问题的方法 32

参考文献 33

前 言

本文件按照GB/T 1.1—2020《标准化工作导则第1部分：标准化文件的结构和起草规则》的规定起草。

请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。

本文件由全国宇航技术及其应用标准化技术委员会(SAC/TC 425)提出并归口。

本文件起草单位：中国空间技术研究院、西安空间无线电技术研究院。

本文件主要起草人：张海明、汪悦、朱恒静、张大宇、张磊、李海岸、李江、黄金英。

宇航用商业现货(COTS) 器件保证指南

1 范围

本文件提供了宇航用商业现货器件(以下简称“COTS 器件”)货源基础的分类、风险、信息和数据,给出了使用方在COTS 器件需求分析、选择保证、供应保证、质量保证和应用保证中需考虑的因素等方面的指导,并给出了COTS 器件板级和子系统级保证实施注意事项。

本文件适用于宇航任务用COTS 器件保证。

2 规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文件,仅该日期对应的版本适用于本文件;不注日期的引用文件,其最新版本(包括所有的修改单)适用于本文件。

GB/T 4937.201—2018 半导体器件机械和气候试验方法第20-1部分:对潮湿和焊接热综合影响敏感的表面安装器件的操作、包装、标志和运输

GB/T 19000—2016 质量管理体系 基础和术语

GB/T 37312.1—2019 航空电子过程管理 航空航天、国防及其他高性能应用领域(ADHP) 电子元器件第1部分:高可靠集成电路与分立半导体器件通用要求

GB/T 38027—2019 微纳卫星试验要求

GB/T 41040—2021 宇航用商业现货(COTS) 半导体器件质量保证要求

GB/T 41041—2021 宇航禁限用元器件控制要求

IEC TS 62686-2:2019 航空电子过程管理航空航天、国防及其他高性能应用领域(ADHP) 电子元器件第2部分:无源元件通用要求[Process management for avionics—Electronic components for aerospace,defense and high performance(ADHP)applications—Part 2:General requirements for passive components]

3 术语、定义和缩略语

3.1 术语和定义

GB/T 19000—2016界定以及下列术语和定义适用于本文件。

3.1.1

商业现货 commercial off-the-shelf ;COTS

采用商用成熟技术,未按宇航或军用标准设计和制造的、不受宇航机构采购限制的现货产品。

3.1.2

COTS 器件 COTS parts

按照商业现货方式提供的元器件。

注1:本文件中器件和元器件同义,英文 parts 和 components 同义。

注2:COTS 器件包括:

- 产品说明(包括数据手册、网站信息等);
- 开发工具(使用元器件必需的软件工具);
- 元器件。

3.1.3

宇航级COTS器件 space rated COTS parts

在制造商生产线上生产，具有增强的过程控制和筛选要求，制造商宣称适合宇航应用的COTS器件。

注：增强要求可能包括具有优化材料设置的晶圆厂和封装线，进行晶圆批接受试验、抗辐射设计和筛选鉴定等。但其鉴定和筛选不受宇航机构或第三方监督，详细信息因制造商而异。

3.1.4

保证 assurance

提供COTS 器件能够满足宇航任务使用的信任的活动。

注：本文件中保证按照工作内容，包含选择保证、供应保证、质量保证和应用保证。

3.1.5

制造商筛选 manufacturer screen

由元器件制造商自行定义和实施的无损检测，目的是在室温或工作温度范围内对部分或全部器件手册参数规格进行功能验证，或消除早期失效，或识别参数异常值。

注：不同制造商、不同元器件类型的筛选可能有很大的不同。

3.1.6

原始器件制造商 original component manufacturer;OCM

确定元器件技术规范并进行生产的公司。

[来源：GB/T 37034.2—2018,3.1.13]

3.1.7

授权经销商 authorized distributor

独立于授权者(此处指电子元器件制造商或 OCM) 合法的个人或合作组织，经合同保证同意其使用授权者的名称及销售网络。

[来源：GB/T 37034.2—2018,3.1.9]

3.1.8

非授权经销商 non-authorized distributor

未归入授权经销商或OCM 名录的公司。

[来源：GB/T 37034.2—2018,3.1.12]

3.2 缩略语

下列缩略语适用于本文件。

AEC-Q: 汽车电子协会鉴定(Automotive Electronics Council-Qualification)

AQEC: 航空鉴定合格电子元器件(Aerospace Qualified Electronic Components)

CMOS: 互补金属氧化物半导体(Complementary Metal Oxide Semiconductor)

DD:位移损伤(Displacement Damage)

DPA: 破坏性物理分析(Destructive Physical Analysis)

ELDRS: 低剂量率损伤增强效应(Enhanced Low Dose Rate Sensitivity)

ESD: 静电敏感度(Electrostatic Sensitive Discharge)

EMI/EMC: 电磁干扰/电磁兼容性(Electro Magnetic Interference/Electro Magnetic Compatibility)

FPGA: 现场可编程门阵列(Field Programmable Gate Array)
LET: 传能线密度(Linear Energy Transfer)
MSL:潮湿敏感等级(Moisture Sensitivity Level)
PIND: 颗粒碰撞噪声检测(Particle Impact Noise Detection)
TID:总剂量(Total Ionizing Dose)
SEB:单粒子烧毁(Single Event Burnout)
SEE:单粒子效应(Single Event Effect)
SEFI: 单粒子功能中断(Single Event Functional Interrupt)
SEGR:单粒子栅穿(Single Event Gate Rupture)
SEL:单粒子锁定(Single Event Latchup)
SEU: 单粒子翻转(Single Event Upset)
SOI:绝缘衬底上硅(Silicon On Insulator)

4 通则

4.1 工作目标

基于COTS 器件货源基础，对COTS 器件采取各种保证措施，确保在宇航任务全寿命周期内，满足其性能、质量、进度、成本等要求。

4.2 工作内容

COTS 器件保证工作宜基于货源基础信息。COTS 器件保证工作内容包含：需求分析、选择保证、供应保证、质量保证和应用保证。

宇航任务宜在预研和可行性论证阶段确定是否通过使用COTS 器件达到项目性能、质量、进度、成本等需求；在方案设计阶段确定以何种形式选择和应用COTS 器件；在研制阶段，按计划或方案实施保证；并在全寿命周期进行COTS 器件风险控制和信息数据收集。

5 COTS器件货源基础

5.1 分类

5.1.1 按供应方分类

- COTS 器件按照供应方可分为两类：
- a) 购自于OCM 或授权经销商的COTS 器件；
 - b) 购自于非授权经销商的COTS 器件。

5.1.2 按执行标准规范分类

COTS 器件按照执行标准规范分类，可分为五类，涉及的COTS 器件类型、执行标准规范、生产线和产品特点见表1。执行标准规范一般采信制造商在互联网、数据手册中公开发布的信息和提供的质量证明文件信息。

I类执行标准规范为宇航级制造商规范或数据手册，II类执行标准规范为非宇航各级标准(如国际标准、国家标准、行业标准、团体标准等),III类、IV类、V类执行标准规范为非宇航级制造商规范或数据

手册，IN类一般不进行筛选或鉴定，V类需具体分析。未在表1列出的COTS 器件类型可参照表1分类。

表 1 COTS 器件执行标准分类、生产线和产品特点

类别	COTS器件类型	执行的主要标准规范	生产线和产品特点
I	宇航级COTS器件	宇航级制造商规范或数据手册	经过抗辐射等空间环境适应设计和试验 通常有宇航应用经历
II	AQEC	GB/T 37312.1—2019 IEC TS 62686-2:2019	执行相应工业标准， 按照标准鉴定和认可
	AEC-Q元器件	汽车工业标准	执行相应工业标准，按照标准鉴定和认可
	供应方自行按照公开 标准筛选的元器件	相应国家标准或行业标准	执行相应的国家标准或行业标准， 但未进行鉴定和认可
	按照国家标准生产的元器件 (非宇航级或宇航用)	相应国家标准(元器件 通用规范和详细规范)	执行相应国家标准
III	供应方自定义筛选的 高可靠(Hi-Rel)元器件	制造商规范或数据手册	根据制造商的具体情况
	供应方自行定义的 科学级元器件	制造商规范或数据手册	根据制造商的具体情况
IV	工程样片，(厂家)标准级	制造商规范或数据手册	可能与宇航或军级元器件共线生产， 但不进行筛选和鉴定
V	一般工业用元器件	数据手册	需具体分析

5.2 风险

5.2.1 概述

COTS 器件风险类型与供应方分类相关。其风险程度与执行标准分类相关，从类别I 到类别V 逐渐升高。

5.2.2 供应方为原始器件制造商(OCM) 或授权经销商的风险类型

5.2.2.1 性能指标风险

与宇航级和军级元器件相比，COTS 器件一般工作温度范围更窄，设计裕量更小。尤其在高低温下，电(光)性能指标偶尔会超出数据手册。COTS 器件一般允许在多个生产线制造，批次间差异可能大。若将COTS 器件用在关键系统，宜进行验证以保证其性能指标满足宇航任务。

5.2.2.2 质量和可靠性风险

COTS 器件质量和可靠性风险包含五个方面。

- a) 采用了GB/T 41041—2021规定的宇航禁限用结构/工艺的COTS 器件一般风险较高，如：金铝键合、纯锡镀层引出端、塑料封装等。
- b) 沿用已有系统设计时，COTS 器件可能存在技术状态更改现象，使用不同批次元器件可能引入

风险。

- c) COTS 器件可靠性是通过大批量生产和使用保证的。低产量、未知的制造商可能代表元器件风险较高。
- d) 手工生产的COTS 器件，风险可能较高。尤其是当项目要求的生产速度高于制造商通常维持的生产速度时，可能会导致风险升高，原因是：
 - 1) 生产激增；
 - 2) 需要引入新的、经验较少的人员。
- e) 未经板级安装验证的COTS 器件，可能存在工艺适配问题，如采用通用工艺造成内部焊点熔融、引线或焊端应力集中等隐患。

5.2.2.3 停产/断档风险

COTS 器件可能会更快停产/断档，尤其是OCM 破产或被收购的情况下。供应方一般依据工业标准发布产品停产通知。在选择元器件时，使用方宜考虑COTS 器件停产/断档带来的备件贮存问题和产品功能的可替代性。使用方宜尽最大可能同时采购元器件，以确保备件足够，减少批次间差异。

5.2.2.4 空间环境适应性风险

COTS 器件大多是为地面应用而设计的，往往存在空间环境适应性风险，尤其是辐射问题。元器件的抗辐射能力取决于其制造技术(如CMOS-bulk、CMOS-SOI、双极等)、工艺参数(如氧化物厚度、掺杂水平等)。使用方宜关注晶圆批次、晶圆制造工艺变化等信息。

针对宇航级COTS 器件，尽管供应方进行过抗辐射加固或评估，使用方仍需结合具体宇航任务分析其空间环境适应性风险。

5.2.2.5 最小订单数量风险

COTS 器件的最小订单数量可能极大超过宇航任务要求的库存量。使用方宜结合继承使用情况考虑是否进行长期贮存。

5.2.3 供应方为非授权经销商的其他风险类型

5.2.3.1 操作损伤风险

对静电放电或潮湿敏感元器件，非授权经销商提供的元器件可能不会存放在元器件制造商推荐的贮存条件下。甚至，元器件可能已从原始包装中移除，且在处理过程中未采取适当的保护措施。

5.2.3.2 假冒伪劣风险

通过非授权经销商购买元器件通常不能提供追溯至OCM 的能力。可追溯性的缺失可导致供应方提供来历不明的元器件，或提供不可控的非正常生产的元器件，如拆机或回收元器件、失效或报废元器件。元器件合格证、质量一致性证明等文件资料可能假冒伪造。

5.2.3.3 价格风险

当供应方库存量为有限定数时，对多个代理商发送采购需求将产生人为的虚拟增量需求，导致价格升高。

5.2.3.4 进度或计划风险

供应方不能提供确切的交货日期。

5.3 信息和数据

COTS 器件信息和数据一般来自供应方声明，以及提供的满足规范的证据。鉴于商业敏感性，供应方提供的信息和数据是一般有局限的。使用方或第三方机构宜针对COTS 器件建立保证信息和数据库，以指导选择和应用。考虑的要素宜按照附录A。

6 COTS器件保证考虑的要素

6.1 需求分析

根据宇航任务具体情况进行需求分析(考虑的要素见表2), 确定是否应用COTS 器件，拟选择的货源基础类别、质量保证试验等级。宇航任务拟允许选用，或通过不一致控制等方式选用COTS 器件时，宜结合任务背景，基于货源基础，在项目元器件保证计划或大纲中，规定必要的元器件选择保证、供应保证、质量保证、应用保证要求。

表 2 宇航任务需求分析考虑的要素

分类	主要内容	考虑的要素
任务	宇航任务最终科学目标或目的	是否是载人任务?任务平台和载荷分类是什么?任务愿意承担什么程度的风险
环境	系统在寿命周期内完成任务所经历的相关环境条件	定义了所经历的应力，如热效应、电磁效应、静电效应、辐射效应等，并确保了解所需的工作环境、元器件性能阈值和裕度以及非工作条件
应用状态	为实现任务目标而执行的特定功能	应用结构及其冗余需求。各部分如何与电路的其余部分和其他子系统接口和相互作用
寿命	系统必须执行其预定功能的总时间	任务寿命定义了为任务选择、应用和试验元器件的标准，以免过早失效影响任务结果

6.2 选择保证

6.2.1 通则

宇航任务宜确定选用目录并在目录中选择COTS 器件。使用方选择 COTS 器件宜基于COTS 器件基础信息、停产断档情况、问题通报情况等，综合考虑继承性、先进性、可获得性、价格和保证成本，进行COTS 器件市场调研和选用论证，并分析COTS 器件应用风险和控制措施。宜按照附录B 逐项确认选择保证要素。

6.2.2 选用目录

基于COTS 器件保证信息数据库，宇航任务需要确定并维护元器件选用目录或优选清单。优选清单宜充分继承在以往型号中已经成功应用的COTS 器件。如选用目录或优选清单中的COTS 器件无

法满足应用需求，宜选择知名生产厂、产品质量信誉良好的现代化高水平制造商的成熟COTS 器件；在基础条件相似的情况下，推荐选用货源基础类别高的COTS 器件。

6.2.3 选择和决策

6.2.3.1 供应方选择

宜在OCM或授权经销商处直接采购COTS 器件；若不具备条件，宜选择有采购历史且具有型号应用经历的渠道。

6.2.3.2 执行标准选择

选用方宜了解COTS 器件生产线的认证标准、产品的适用规范。在基础条件相似的情况，推荐选用表1中类别更高的 COTS 器件。不宜选用民用、适用规范不明或无公开渠道查询数据手册的 COTS 器件。

6.2.3.3 元器件选择

选用方宜充分地开展市场调研和COTS 器件预选，宜甄别遴选出多种待选元器件，调研信息包含：COTS 器件的功能、性能、元器件历史应用信息、匹配电路情况、环境适应性、质量与可靠性、供应情况等。避免选择处于技术开发初期、未大批量生产或设计处于技术极限的COTS 元器件。

6.2.3.4 风险分析和控制

基于附录B 的 COTS 器件选择保证要素，结合5.2指出的风险信息，综合分析COTS 器件应用风险和采取措施。COTS 器件常见的宇航应用风险及采取的措施见附录C。

6.2.3.5 评价与验证

对于关键COTS 器件，在采用未验证新技术的情况下，需提前进行评价与验证，确定其使用可行性。

6.2.3.6 决策

使用方宜建立决策机制，结合选用论证情况、评价与验证结果，确定待选COTS 器件最终选用结论，以及为应对风险后续开展的保证工作和开展的时机。

6.3 供应保证

6.3.1 供应方管理

供应方宜在使用方确定的供应方名录范围内。

6.3.2 合同或协议

对在OCM或授权经销商处直接采购的COTS 器件，宜在合同或协议中明确交货期限、需提供的产品数据资料、长期稳定供应(如：停产或断档通知)等内容。

对在其他代理商处采购的COTS 器件，还宜在合同或协议中明确下列内容：

- a) 提供追溯至OCM 的能力；
- b) 元器件一般宜采用原始包装，若必须分包在处理过程中采取适当的保护措施；
- c) 采用制造商推荐的贮存条件存储，尤其是对静电放电或潮湿敏感的元器件；

d) 假冒伪劣的预防处置机制。

6.3.3 采购模式

采用批量、集中采购模式，尽量确保初样、正样使用的COTS 器件为同一批次。

6.3.4 备件、消耗品计划

宜制定备件、消耗品计划，确定宇航任务全寿命周期及任务延续期内所需备件和消耗品型号规格、批次需求和数量，包括质量保证、应用调试、预期早期失效的消耗品。

6.3.5 长期贮存计划

对于延续性或需进行在轨维护的单机，为应对停产/断档、技术状态更改等风险，宜制定元器件长期贮存计划，明确元器件长期贮存要求，包括贮存条件、包装方式、贮存期限、复验要求和备件、消耗品计划等。确定贮存数量时宜考虑宇航任务延续性、贮存寿命、费用、技术更新、战略方针、国际形势等因素。

6.4 质量保证

6.4.1 方案和实施

宜按照GB/T 41040—2021制定质量保证方案，基于制造商筛选，确定项目和具体要求后实施。

6.4.2 试验等级

GB/T 41040—2021规定的“试验等级”仅代表筛选和鉴定试验等级，与可靠性、制造工艺或质量水平无关。试验等级1级~3级重点在元器件级试验，4级重点在板级、系统级试验和应用保证。常见质量保证试验(以下简称“试验”)项目在元器件级、电路板级、子系统/机箱级进行的优势和问题见附录D。跳过元器件级试验通常是为了降低成本和加快进度，但如果在更高的级别检测到任何故障，将对成本和进度产生负面影响。更高集成度的试验减少了使用方对COTS 器件设计裕度和故障裕度的了解。

6.4.3 试验结果分析

试验过程中发现的不符合，可能是选择的标准不适用于某些COTS 器件。不符合的试验结果宜与失效分析、风险分析和评价相结合。

6.5 应用保证

6.5.1 贮存

未装机的元器件宜贮存在清洁、通风、无腐蚀性气体，满足静电防护要求，并满足温度和相对湿度要求的场所和包装内。长期贮存的元器件还宜按计划的贮存条件和包装方式进行。

6.5.2 板级和子系统级应用保证

宜在板级和子系统级设计(降额设计、热设计、抗辐射加固设计)、工艺控制等方面，结合元器件级质量保证的信息，对COTS 器件进行应用保证。常用缓解COTS 器件辐射问题的方法见附录E。

7 板级质量保证和应用保证注意事项

7.1 电路板设计

宜采用冗余设计、热设计、容差设计、最坏情况分析等可靠性设计方法，在宇航任务中适当应用COTS器件，防止使用过程环境过应力和器件失效传递的应力。电路板设计包含以下注意事项。

- a) 从供应方获得COTS器件电路及封装模型，进行电路设计。
- b) 充分利用COTS器件丰富的可用性和低成本特性，为每个版本构建大量工程开发单元，以便尽早开展飞行软件、有效载荷软件、子系统接口和系统测试的并行工程。
- c) 在构建最终设计之前，尽可能构建和测试试验板/原型和工程单元，便于在早期发现问题，使纠正问题的成本较低。
- d) 在支持军用/宇航等效元器件来替代COTS器件的设计中，考虑在电路板上使用双封装器件。
- e) 即使已经进行了超额应力试验分析，仍建议在原有的额定应力范围内使用；电容器等无源元件宜结合试验结果考虑进行额外降额。
- f) 除可靠性降额外，COTS器件降额还宜注意工作频率等功能降额，另外，不推荐使用电源电压、电流或温度的固定系数降额，务必确保降额不会使器件工作在器件手册中规定的工作极限条件之外。
- g) COTS器件内部时序有时不可信，如果使用包含高速接口(>200 Mb/s)的COTS器件，宜进行信号完整性分析，以确保存在显著的余量。
- h) 如果使用COTS器件的电源输入对波动非常敏感(例如+3%)，宜进行电源完整性分析，以确保存在足够的余量。

7.2 安装工艺

安装工艺注意事项包含：

- a) 表面安装潮湿敏感COTS器件宜根据MSL按照GB/T 4937.201—2018进行安装前预处理；
- b) 宜按照电路板中静电敏感度最高的元器件要求进行防护；
- c) 引出端为无铅镀层的COTS器件，宜采取有铅化处理或焊接工艺，或采用适用的涂层。

7.3 板级试验

板级试验包含以下注意事项。

- a) 一些复杂或高速器件需要大量偏置和支持电路，以及频率调谐电路板才能工作。用元器件级试验可用的临时试验夹具和偏置来实现这些条件通常不可行。对于射频器件、高速模拟器件、复杂微处理器和FPGA等器件，板级试验通常是最佳选择。
- b) 在板级试验中，进行加速试验的能力比较弱，可在类似飞行的条件下进行48 h以上通电运行试验。
- c) 在预算高度受限的任务中，可采用工程开发单元或飞行装置热环境试验代替热真空试验。热环境试验实施起来更经济，可提供关于接口时序的即时反馈，并且可发现设计缺陷。
- d) 查找典型的应用故障点，有选择地更换有问题的元器件。

8 子系统级质量保证和应用保证注意事项

8.1 子系统设计

子系统设计包含以下注意事项。

- a) 尽管 COTS 任务预算一般较低，但是宜保持一定程度的技术状态控制。
- b) 宜进行模块化子系统设计，以便可隔离和最小化损坏，从而实现部分任务成功。需要独立供电和保证每个电路模块的可控性。
- c) 利用电流感测电路监控子系统中的电流消耗，从而快速 (20 ms~40 ms) 关闭因辐射损伤导致的过流情况，以防止元器件损坏。必要时，该技术也可用于保护单个元器件。
- d) 子系统的复位或电源循环也可通过软件与监控硬件一起执行，以处理由 SEE 引起的软错误。
- e) 如果 COTS 器件的抗辐射性能无法满足应用要求，宜在单机设计中采取必要的抗辐射加固措施。
- f) 利用电流感测电路监控子系统中的电流消耗，从而监控和解决辐射引起的过流情况，防止系统损失。子系统的复位或电源循环也可通过软件结合监控硬件来实现。但过流缓解并不能防止元器件损坏。

8.2 组装工艺

组装工艺包含以下注意事项。

- a) 尽可能固定元器件，如采用机械加固或胶黏剂粘固或灌封。
- b) 准备好应对在组装后测试时可能出现的元器件故障。可采用备用元器件或电路板减轻故障对进度的影响，并有助于故障排除。
- c) 将机箱储存在受控的湿度环境中，并采用适当的静电放电处理方法，以最大限度地减少因静电引起损坏的可能性。

8.3 子系统级试验

推荐按照 GB/T 38027—2019。系统级试验包含以下注意事项。

- a) 在系统设计周期中宜尽早进行环境试验和鉴定以降低风险，如：热循环、老化和振动测试。
- b) COTS 器件的使用允许高效且经济地构建多版本的工程单元，可更快地开始环境测试和鉴定，便于尽早发现重大问题。
- c) 不要过度试验。一般累积 1000 h 的通电测试时间，最后 200 h 无故障。
- d) 在实际满负荷下进行试验，尤其关注未筛选的 COTS 器件的使用。

附 录 A
(规范性)
COTS 器件保证信息数据库内容要素

COTS 器件保证信息数据库内容要素见表 A.1。

表 A.1 COTS 器件保证信息数据库内容要素

序号	信息类型	内容要素
1	COTS器件产品信息	1) 性能参数； 2) 封装形式，含镀层材料或无铅化标注； 3) 元器件基础工艺，如CMOS、双极等； 4) 工作温度范围； 5) 环境敏感性信息，如：ESD等级、MSL； 6) 执行的标准规范； 7) 内部元器件信息(若有)； 8) 质量等级或商业应用领域； 9) 工作失效率信息； 10) 检验数据，如：制造商筛选、鉴定、批接收、质量一致性
2	供应方信息	1) 生产线质量认证与资质，如：宇航用、军用； 2) 供货渠道； 3) 供货周期； 4) 采购成本
3	COTS器件历史质量 保证信息	1) 检验数据，如：筛选、批接收； 2) 辐射评估信息； 3) 技术状态信息，如：塑封材料、芯片版本等； 4) 批次不合格器件信息，如：批次代码、供应方、不合格原因等
4	COTS器件历史 应用信息	1) 应用单机以及应用型号的轨道、寿命周期； 2) 在轨工作状态； 3) 在轨时间
5	其他信息	1) 假冒翻新器件信息，如：批次代码、供应方、假冒翻新类型； 2) 其他 COTS 器件 相 关 信 息

附 录 B
(规范性)
COTS 器件选择保证要素

COTS 器件选择保证要素见表 B.1。分析供应方、执行标准、元器件产品三方面的风险并进行风险控制。

表 B.1 COTS 器件选择保证要素

选择要素	COTS器件货源基础信息		使用方选择保证要素	存在的风险和 控制情况
B. 1供应方选择				
B. 1. 1供应方 基础信息	供应方是否在目录	<input type="checkbox"/> 是 <input type="checkbox"/> 否	分析供应方基础信息，了解生产线和供应商的基本情况	
	供应方是否为待选元器件的OCM或授权经销商	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚		
	供应方(制造商)生产线是否 是大批量生产	<input type="checkbox"/> 是 否 <input type="checkbox"/> 不清楚		
	供应方(制造商)产品的市 场占有率是否高	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚		
B. 1. 2成本、 计划可行性	供应方采购订单的历史执 行情况	<input type="checkbox"/> 良好 <input type="checkbox"/> 困难 <input type="checkbox"/> 无	分析成本、计划可行性。如：分析涉及的质量 成本、样品损耗、试验周期是否能够满足任务 要求	
B. 1. 3停产断 档和稳定供 应情况	供应方是否依据工业标准 (如JEDEC/IPC/ECIA J- STD-048)或等效方法发布 产品停产通知	<input type="checkbox"/> 是 否 <input type="checkbox"/> 不清楚	在宇航任务需求周期内，COTS器件停产带来 的储备、贮存问题和产品功能的可替代性	
B. 1. 4产品或 工艺变更	供应方是否依据工业标准 (如JESD 46)或等效方法 发布产品或工艺变更信息	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚	宜在合同或协议中依据JESD 46或等效方法 明确指出供应方需要通知的变更、通知的形式 和要求	
			同一电路板或单机的COTS器件是否使用不 同批次?是否存在产品或工艺变更?	
			继承单机使用的COTS器件是否存在产品或 工艺变更?是否影响其功能性?	
B. 1. 5假冒翻 新控制	若为非授权经销商，是否制 定了避免假冒翻新控制 计划	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚	宜控制供货渠道，综合预防手段、识别手段、处 置手段，避免假冒翻新元器件风险	

表 B.1 COTS 器件选择保证要素(续)

选择要素	COTS器件货源基础信息		使用方选择保证要素	存在的风险和控制情况
B. 1. 6供应方可追溯性	是否能够通过生产线追溯码、封装周代码或器件/料盒/内包装等上的其他标识等来识别制造来源	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚	明确供货的追溯范围	
	芯片外包生产时，对其供应方的控制能力	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚		
B. 2执行标准选择				
B. 2. 1产品执行标准	执行标准分类	<input type="checkbox"/> Ⅱ <input type="checkbox"/> Ⅲ <input type="checkbox"/> Ⅳ	执行标准和版本信息是否明确、可信	
	是否属于民用、适用规范不明或无公开渠道查询数据手册的COTS器件	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚		
B. 2. 2生产线认证标准	生产线是否具备基础体系认证（如 I ATF 16949、GB/T 19001等）	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚	分析生产线的认证行业特点，质量控制能力	
B. 3元器件产品选择				
B. 3. 1功能、性能、封装与任务的匹配性	功能		选用COTS器件拟实现的主要功能，核心元器件外围电路(电源、驱动电路等)匹配情况，整体电路设计在工业领域是否成熟，冗余备份是否合理	
	性能参数		有技术资料或测试数据证明COTS器件性能参数指标满足宇航任务分配的指标要求，尤其是极限使用温度下的元器件性能参数指标	
	封装形式	<input type="checkbox"/> 塑封 <input type="checkbox"/> 无铅 <input type="checkbox"/> 其他	元器件的封装形式与选用方成熟电装工艺适应性，是否存在不成熟的高密度电装工艺、纯锡(或其他限用)引线或引出端镀层的处理方式	
	接口		是否足够的外部接口以便于与系统中的其他器件进行数据交换	
	开发调试环境(软件模拟器、高级语言程序开发环境、集成开发调试环境)及配套软件(操作系统、图像库算法、通信算法、特定领域算法等)		是否能够满足开发调试环境及配套软件支持的要求	
	其他(体积、重量、功耗等)	—	体积、重量、功耗等是否满足系统要求	

表 B.1 COTS 器件选择保证要素（续）

选择要素	COTS器件货源基础信息		使用方选择保证要素	存在的风险和控制情况
B. 3. 2环境适应性	工作温度范围		是否选择了同类COTS器件最宽工作温度范围的产品	
	元器件本身是否具有环境敏感性(静电敏感、潮湿敏感、磁场敏感等)	<input type="checkbox"/> 静电敏感 <input type="checkbox"/> 潮湿敏感 <input type="checkbox"/> 磁场敏感 <input type="checkbox"/> 其他	是否充分考虑元器件本身的环境敏感性，电装、储存和试验中是否有相应的防范措施 对于元器件贮存和复验，元器件环境敏感性是否还有其他额外影响，是否可控制	
	空间环境适应性	<input type="checkbox"/> 有指标 <input type="checkbox"/> 无指标	温度极限、温度交变、机械冲击、机械振动、辐射、真空、湿气、腐蚀等环境条件的适应性	
B. 3. 3质量与可靠性	是否有元器件筛选、鉴定、批接收、质量一致性检验数据情况		关注COTS器件筛选、鉴定、批接收、质量一致性检验数据情况	
	相似结构元器件的工作失效率信息或可靠性数据	<input type="checkbox"/> 有 <input type="checkbox"/> 无	工作失效率信息是否能够满足任务要求	
	内部元器件可靠性信息	<input type="checkbox"/> 有 <input type="checkbox"/> 无	内部元器件是否存在可靠性风险，能否进行验证	
	COTS器件是否手工生产	<input type="checkbox"/> 否 <input type="checkbox"/> 不清楚	对元器件是否有一致性要求	
	COTS产品与相似宇航级/元器件(如适用)的差异	<input type="checkbox"/> 是 <input type="checkbox"/> 否 <input type="checkbox"/> 不清楚	在结构上是否存在任何重大差异	
	以往使用是否有可靠性问题	是 <input type="checkbox"/> 不清楚	以往问题是否已经闭环并采取有效措施	

附 录 C
(资料性)
COTS 器件典型宇航应用风险及应对措施

COTS 器件典型宇航应用风险及应对措施见表C.1。

表 C.1 COTS器件典型宇航应用风险及措施

序号	风险类型	风险项目	采取的措施
1	性能指标风险	温度范围更窄	在COTS器件设计温度范围使用
2	性能指标风险	设计裕量更小	降额，必要时进行极限试验摸底
3	性能指标风险	高低温下，COTS器件性能偶尔会超出数据手册	若将COTS器件用在关键系统，需要进行额外的评估工作来保证其性能指标满足宇航任务
4	质量和可靠性风险	吸潮沾污腐蚀	采用抽真空包装；干燥洁净环境(如氮气干燥柜)存储
5	质量和可靠性风险	金铝键合脱键	收集地面使用数据证明；抽样键合可靠性评价
6	质量和可靠性风险	爆米花效应	抽真空包装及干燥环境存储；采用特殊的升温过程和高温烘烤时间预先排除水汽
7	质量和可靠性风险	锡须短路	对管脚纯锡镀层进行浸铅锡焊料处理；纯锡焊球重新植铅锡焊球，或采取有铅焊接工艺
8	空间环境适应性风险	无抗辐照设计	提前进行评估，建立数据库或指南 对于先进工艺的器件，电离总剂量试验可不考虑，最多选用时进行一次评估，不用每批进行；单粒子效应重点考虑锁定和烧毁，单粒子翻转由系统设计采取防护措施；按设计工艺平台识别耐辐照产品
9	质量和可靠性风险	出厂仅测试无筛选	调研已在地面电子设备中成熟应用的产品；针对高可靠应用领域进行针对性筛选和评价
10	质量和可靠性风险	批次间差异大(状态不受控)	进行产地和芯片状态比对；测试比对
11	质量和可靠性风险	低产量和/或未知的制造商可能表明元器件风险较高	针对性质量保证，一般包含DPA、筛选、寿命试验
12	质量和可靠性风险	手工生产的COTS器件，风险较高	针对性质量保证，一般包含DPA、筛选、寿命试验

表 C.1 COTS 器件典型宇航应用风险及措施(续)

序号	风险类型	风险项目	采取的措施
13	停产/断档风险	停产或断档	进行适当的产品储备； 可储备芯片，必要时进行封装； 跟踪产品变化，及时使用升级替代品更换
14	最小订单数量风险	最小订单数量极大 超过要求的库存量	统筹订货

附录 D
(资料性)

不同集成水平下试验的目的、能力、优势和局限性

不同集成水平下试验的目的、能力、优势和局限性见表D.1。

表D.1 不同集成水平下试验的目的、能力、优势和局限性

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
所有试验	验证试验单元在整个任务寿命期间的开发、试验和操作中满足其预期功能	可验证是否满足元器件详细规范	1)所有元器件详细规范通常都可在这一级进行验证； 2)元器件能承受限定条件的应力(制造商规范)； 3)为揭示特定的故障模式，可优化试验	1)可能无法验证元器件与系统/子系统中其他元器件的相互作用； 2)可能导致元器件损坏(过度试验、不当操作)	1)可验证电路(由电路板上多个器件组成)的功能性能； 2)可验证工艺质量	1)所有电路功能通常都可在这一级进行验证，包括器件交互作用； 2)可能已经通过试验占选择了对一些在线功能的访问	1)环境、电压/电流负载条件受限于电路中最薄弱的部分、电路板中最热的元器件，无法验证所有元器件满足制造商规范。 2)可能导致元器件损坏(过度试验、不当操作)。 3)可能无法验证外部电路与系统/子系统中其他电路的相互作用。 4)可能无法识别退化/损坏的元器件。对元器件的输入/输出的访问可能受到限制，并且可能受到其他元器件的影响	1)系统集成的下一个最低级别(即子系统)，其中可验证多个电路的功能性能； 2)可验证工艺质量	1)可验证电路整体功能，包括板间交互作用； 2)可能已经通过试验点选择了对一些在线功能的访问； 3)可利用为机箱级试验开发的整合自主试验配置	1)环境、电压/电流负载条件受到子系统内最薄弱部分、机箱内最热元器件的限制。 2)可能导致元器件损坏(过度试验、不当操作)。 3)可能无法验证子系统与系统中的其他子系统的交互。 4)难以排除故障，因此可能无法识别降级或有缺陷的元器件。对元器件的输入/输出的访问可能受到限制，并且可能受到其他元器件的影响

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
室温、高低温极限温度下的电参数和功能	验证试验单元的电气性能,确定设计裕度	1) 验证元器件功能。 2) 测试电参数,如: <ul style="list-style-type: none">• 输出源负载能力;• 输入负载吸收能力;• 上升/下降时间;• 输入/输出漏电;• 输入/输出阻抗;• 存储器存取时间;• 传播延迟	1) 非破坏性试验; 2) 有助于了解元器件裕度、性能变化趋势和接近失效的程度; 3) 验证电参数; 4) 能够找出电性能异常元器件; 5) 检测假冒元器件; 6) 检测元器件批次间、批次内的差异	1) 每只元器件进行,对成本和进度大; 2) 不当操作可能造成潜在损伤; 3) 复杂器件需要额外试验电路; 4) 可能会漏掉一些假冒翻新元器件	在早期装配阶段,根据任务要求验证电路板性能	1) 非破坏性试验; 2) 验证电路板功能、阻抗交互、电压、信号反射、时序裕量、共模噪声和源过载等,以满足预期设计要求	1) 与元器件级相比,在这一级检测到的故障可能会对成本和进度产生负面影响; 2) 对电路板不当操作可能会导致损坏; 3) 带稳压电源的电路板,电压和电流调节会受限; 4) 难以了解元器件参数或裕度	在系统集成之前,根据任务要求验证子系统/机箱性能	1) 非破坏性试验; 2) 验证机箱功能、阻抗交互、电压、信号反射、时序裕量、共模噪声和源过载等; 3) 验证子系统的性能符合其预期设计要求; 4) 评估子系统内电路板之间的交互作用	1) 在这一级检测到的故障可能会对成本和进度产生负面影响。 2) 对机箱不当操作可能会导致损坏。 3) 试验条件受限于温度、电压等相关的降额要求,并非所有元器件都按照其规范极限进行了试验。带稳压电源的子系统,电压和电流调节会受限。 4) 难以了解元器件参数或裕度

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
热试验	验证试验单元在热应力下的性能,以确保满足任务要求	1)测量最大额定热极限下的电气特性; 2)检测工艺问题、性能和材料问题	1)非破坏性试验; 2)验证允许的最大额定热极限; 3)剔除不符合规范的元器件(材料/CTE、工艺、性能、早期失效); 4)加速试验(结合电参数测试)	1)每只元器件进行,对成本和进度影响大; 2)不当操作可能造成潜在损伤; 3)意外超应力试验可能损坏元器件	在电路板设计温度和电压极限下(通常低于元器件极限)试验时,检测通电电路板的工艺、性能和材料问题	1)非破坏性试验,可用于鉴定或100%筛选; 2)根据任务要求,对照电路板设计限制验证电路板性能、工艺和材料; 3)验证电路板散热模型	1)与元器件相比,集成度高,在这一级检测到的故障可能会对成本和进度产生负面影响; 2)对电路板不当操作可能会导致损坏; 3)意外超应力试验可能损坏元器件; 4)占用全寿命周期的一部分; 5)不能了解元器件参数或裕度	通电以检测在机箱在设计温度和电压极限(通常低于元器件极限)下进行试验时的工艺、性能和材料问题	1)非破坏性试验,可用于鉴定或100%筛选; 2)根据任务要求,对照机箱设计极限,验证机箱性能、工艺和材料; 3)验证机箱热模型	1)与元器件和板级相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)对机箱不当操作可能会导致损坏; 3)意外超应力试验可能损坏元器件; 4)占用全寿命周期的一部分; 5)不能了解元器件参数或裕度
热循环	验证试验单元在额定工作温度范围内,或在反复暴露于贮存温度范围的性能	1)未通电/通电条件下,在贮存温度范围/额定工作温度范围下试验,检测元器件工艺、性能和材料问题; 2)非破坏性试验,可用于鉴定或100%筛选	1)能够在贮存温度范围/额定工作温度范围下试验; 2)剔除不合格的元器件(例如,材料/CTE、工艺、性能问题); 3)允许加速试验,以消除早期失效	1)每只元器件进行; 2)不当操作可能造成潜在损伤; 3)意外超应力试验可能损坏元器件; 4)占用全寿命周期的一部分	1)未通电/通电条件下,检测电路板在极端温度下试验时的工艺、性能和材料问题; 2)非破坏性试验,可用于鉴定或100%筛选	可在组装的早期阶段检测到板级工艺问题	1)与元器件相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)对电路板不当操作可能会导致损坏; 3)意外超应力试验可能损坏元器件; 4)占用全寿命周期的一部分; 5)受设计规范的限制	1)未通电/通电条件下,检测机箱在极端温度下试验时的工艺、性能和材料问题; 2)非破坏性试验,可用于鉴定或100%筛选	可检测子系统级/机箱级工艺问题	1)与元器件和板级相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)对机箱不当操作可能会导致损坏; 3)意外超应力试验可能损坏元器件; 4)占用全寿命周期的一部分; 5)可施加的应力受限于子系统/机箱设计规范

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
热真空	验证试验单元在真空条件、热应力下的性能,以确保试验单元满足真空下的任务热环境要求	通常不在元器件级进行	不适用	不适用	通常不在电路板级进行	不适用	不适用	1)验证机箱在真空条件下的热、电和机械性能; 2)非破坏性试验,可用于鉴定或100%筛选	1)检验电路电气性能; 2)验证子系统热机械模型; 3)识别工艺问题	1)可能需要大型的真空室和试验设施; 2)与元器件和板级相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响
振动/冲击/恒定加速度	验证试验单元承受任务振动环境的能力,包括发射、着陆、级间分离等	1)通常在特定或振动/冲击敏感的元器件类型(磁性元件、非固体钽电容器、大尺寸铁氧体或陶瓷元器件、混合电路等)上执行。 2)振动/冲击试验通常用于抽样鉴定检验。对于100%筛选试验,通常选择恒定加速度试验	早期检测,并采用设计缓解,以适应振动/冲击环境	1)每只元器件进行,对成本和进度影响大; 2)不当操作可能造成潜在损伤	确定(即设计和/或工艺)电路板对振动/冲击的敏感度	1)可在电路板和级检测和减轻机械类工艺和设计问题,能够在机箱级集成之前根据需要进行早期重新设计或采取纠正措施; 2)允许目视和电气检查/验证(例如,焊点、电线和线束缺陷、大尺寸元器件的安装强度等)	1)与元器件相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)对电路板不当操作可能会导致损坏; 3)需要适当的夹具来避免损坏和传递真实的振动载荷; 4)可能不能代表实际的机械环境或在板元器件各自承受的振动/冲击环境	1)用于识别机箱级的机械类工艺缺陷; 2)用于验证机箱的机械类完整性	在系统集成之前,可检测和缓解机械类工艺和设计问题,允许根据需要进行重新设计或采取纠正措施	1)与元器件和板级相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)对机箱不当操作可能会导致损坏; 3)需要适当夹具来避免损坏,并传递真实振动载荷; 4)受限于不进行内部目检,可能会遗漏一些工艺问题,如焊点开裂等,或其他设计问题; 5)很难检查内部机电损坏; 6)可能不能代表实际的机械环境或箱中元器件各自承受的振动/冲击环境

表 D.1 不同集成水平下试验的目的、能力、优势和局限性（续）

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
湿度	验证试验单元对潮湿环境损害的敏感性	1) 识别易受湿气损坏的元器件； 2) 通常用于抽样鉴定检验	在更高层次的设计和集成之前尽早消除不合适的元器件批次	1)破坏性试验： 2)通常应用于具有潜在潮湿敏感性的非密封元器件(塑封元器件PEMS、环氧包封元器件)	不适用	不适用	不适用	不适用	不适用	不适用
声扫	验证封装试验单元中没有缺陷	元器件内部的主要为分层缺陷，内部裂纹和空洞，结构异常等缺陷	1) 非破坏性试验； 2)对塑封元器件内部检查的唯一无损方法	1)耦合剂可能导致器件吸潮，处理不当可能造成潜在损伤； 2)对缺陷可能存在误判	不适用	不适用	不适用	不适用	不适用	不适用

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
电磁兼容试验(EMI/EMC)	验证试验单元的设计和工艺将与其预期电磁环境、自感/产生的电磁环境以及外部自然或非自然来源的电磁环境兼容	通常不在元器件级执行	不适用	不适用	尽管某些辐射发射和敏感度可能会被特征化,该试验用于检查传导发射和敏感度	1)可在早期检测并缓解内置电源电路板的传导/发射敏感度; 2)传导/发射磁化率和可在EMI室外的实验台上进行	1)主要限于单个电路板的传导敏感度和传导发射; 2)多块板或系统之间没有交互作用; 3)试验性能可能不代表机箱或整个系统的性能; 4)通常在机箱级进行,然后在有效载荷/系统、航天器和观测站级别进行EMI/EMC试验,但也可对带有内部电源的电路板进行试验,以检测传导敏感度和传导发射	验证当机箱暴露于传导或辐射电磁发射时引起的潜在电磁敏感性,并验证机箱产生的潜在干扰(辐射/传导发射)	1)可在机箱验证阶段检测和开发机箱传导和辐射敏感度/辐射缓解措施; 2)检查由电磁(EMI)能量引起的潜在电气干扰,会中断、阻碍或限制设备有效性; 3)当机箱内的各种电子设备在普通电磁环境中按照设计执行其功能时,检查电磁兼容性(EMC); 4)当暴露在传导或辐射的电磁环境中时,检查电磁敏感性,可能会导致机箱或系统出现不良发射	1)与元器件和板级相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)对机箱不当操作可能会导致损坏; 3)需要EMI/EMC设施; 4)需要完全集成的系统组件(多个子系统/机箱)之间没有相互作用

表 D.1 不同集成水平下试验的目的、能力、优势和局限性（续）

试验项目	目 的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
粒子碰撞 噪声检测 试验 (PIND)	检测有腔体 元器件封装 内是否存在 可能导致机 械损坏或电 气短路的松 散颗粒和 碎片	1) 非破坏性 试验，可用于 鉴定或100% 筛选； 2) 检测空腔 内的可动多 余物； 3) 是制造商 工艺的标志	1) 尽早剔除 有内部多余物 的元器件； 2) 可用于失 效分析，以捕 获颗粒并确定 来源，从而确 定批次是否 合格； 3) 检测元器 件内部工艺 问题； 4) 快速低成本 试验	1) 不当操作可能 造成潜在损伤； 2) 试验会在元器 件上施加显著的 冲击载荷，可能不 适合对冲击过度 敏感的元器件； 3) PEM不适用	不适用	不适用	不适用	不适用	不适用	不适用
密封性 检验	验证密封元 器件是否正 确密封	1) 非破坏性 试验，可用于 鉴定或100% 筛选； 2) 检验漏率 和粗检漏	1) 尽早剔除 密封有缺陷的 元器件，这些 元器件可能会 出现水汽侵入、 度蚀和潜在故 障； 2) 快速低成 本试验	1) 不当操作可能 造成潜在损伤； 2) 需要元器件和 特殊夹具来检测 泄漏率； 3) 非密封元器件 不适用	不适用	不适用	不适用	不适用	不适用	不适用

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
键合拉力试验	验证内部键合工艺	验证引线键合的强度和质 量，通常在元 器 件 D P A 中 执行，或由制 造商在生产过 程中执行	1) 验证焊线 工艺的一致 性； 2) 验证材料 和结合强度； 3) 尽早剔除 键合不良的元 器件	1)对成本和进度 影响主要取决于 抽 样； 2)不当操作可能 造成潜在损伤； 3)是一种破坏性 试验，通常用于基 于样品的鉴定； 4)生产过程非破 坏性键合拉力试 验仅能给出有限 数据，某些元器件 类型(RF)甚至可 能不适合非破坏 性键合拉力试验	不适用	不适用	不适用	不适用	不适用	不适用

表 D.1 不同集成水平下试验的目的、能力、优势和局限性（续）

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
老化	通过提高试验单元寿命周期早期应力来加速早期失效	1)非破坏性试验，但针对有缺陷的元器件为破坏性试验； 2)可用于鉴定或100%筛选； 3)采用最大允许温度和电压/电流应力进行加速，使元器件寿命达到早期失效区域之外，剔除元器件制造批次的早期失效，包括功能故障和参数退化	1)在更高层集成之前剔除薄弱元器件； 2)元器件级，适合较高加速度水平； 3)增强元器件寿命周期信心； 4)剔除不良/有缺陷的元器件批次	1)每只元器件进行，对成本和进度影响大； 2)不当操作可能造成潜在损伤； 3)意外超应力试验可能损坏元器件； 4)部分器件可能需要额外的复杂电路来辅助试验	1)可能会剔除包含早期失效元器件的电路板； 2)能够在加速条件下对电路板的整体电路性能进行趋势分析	1)如果没有失效，与元器件级老化相比，对进度的影响较小。 2)降低每个元器件的总成本。可一次试验多种元器件。 3)可进行复杂器件老化，无需复杂的试验夹具。 4)降低过应力试验的可能性	1)温度应力受限于电路板上最高工作温度最低的元器件。电压应力加速受限于电路板标称工作电压，该电压通常会降额。电压和温度条件都会导致比器件级加速因子低得多。 2)仅限于在电路板输入/输出接口，能分析元器件参数特性。 3)与元器件相比，集成度高，在这一级检测到的失效可能会对成本和进度产生负面影响	1)可能会剔除包含早期失效元器件的机箱； 2)能够在加速条件下对机箱的整体电路性能进行趋势分析		1)温度应力受限于机箱中最高工作温度最低的元器件。电压应力加速受限于机箱额定工作电压，该电压通常会降额。电压和温度条件都会导致比器件和电路板级加速因子低得多。 2)仅限于在机箱输入/输出接口，能分析元器件参数特性。 3)与元器件级、板级相比，集成度高，在这一级检测到的失效可能会对成本和进度产生负面影响
X射线	验证封装试验单元中没有缺陷	1)能够测量芯片粘接比例，检查键合丝受损或键合错位、盖板封装空洞或其他缺陷； 2)可检测假冒元器件、批次一致性	1)非破坏性试验 2)对密封元器件内部检查的唯一无损方法； 3)评估批次一致性，以确保基于抽样的试验有效	1)每只元器件进行； 2)不当操作可能造成潜在损伤； 3)某些材料体系(如铝丝)可能看不到，并且可能很难检测到裂纹	1)检测高度集成器件(如高密度CGA器件)安装质量； 2)调试电路板的问题/失效	1)非破坏性试验； 2)无需拆卸电路板即可进行检查； 3)允许在不干扰潜在失效区域的情况下进行故障排除	1)需要更大的X光机，堆叠的电路板和元器件可能干扰图像，对内部元器件获得的信息有限； 2)可能会受到电路板状态的限制	通常不在机箱级进行		

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
破坏性物理分析(DPA)/内部目检	验证元器件的完整性	识别内部物理工艺缺陷、元器件物理状态(即结构、材料、芯片、键合丝、球栅阵列焊接、污染)是否适当	1)能够发现影响元器件安装和寿命的潜在可靠性问题(外部不可见); 2)可识别假冒元器件和恶意软件; 3)可与其他鉴定试验并行	1)是破坏性试验,通常用于基于样品的鉴定; 2)对于特别昂贵的元器件,决定执行DPA宜平衡应用关键程度、风险和成本样品	不适用	不适用	不适用	不适用	不适用	不适用
外观检查	识别并检查试验单元,确保无可见损坏	识别外部物理工艺缺陷和操作损伤、正确的元器件标记、物理特征(尺寸、结构、材料等)、伪造品、锡须等	1)非破坏性试验,可用于基于样品的鉴定和100%筛选; 2)最佳检查可见度; 3)识别/剔除假冒元器件	1)每只元器件进行; 2)不当操作可能造成潜在损伤	确定电路板的外部物理工艺缺陷和操作损伤、正确的电路板标记和元器件安装、物理特征(尺寸、结构、材料等),仿冒品、锡须,以及焊料和安装缺陷	1)无损检测; 2)良好检查可见度; 3)在电路板通电前早期阶段,可检测电路板装配缺陷(焊接缺陷、错误元器件、不正确极性安装、潜在装配干扰等)	1)不当操作可能造成潜在损伤; 2)只能看到元器件没有覆盖的部分; 3)检测假冒元器件能力有限	识别机箱的外部工艺问题、缺陷或损伤	确保无外部工艺问题、缺陷或损伤	无法识别机箱内部的元器件和电路板工艺问题,如:仿冒品、锡须、元器件/电路板规格、焊接缺陷、错误元器件、极性安装不正确、潜在装配干扰等

表 D.1 不同集成水平下试验的目的、能力、优势和局限性（续）

试验项目	目 的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
总电离剂量（TID）试验	检测因累积暴露于电离辐射导致的退化而可能不符合制造商手册的试验单元	确定 TID 可能影响的性能参数和功能退化	1)可采用适当试验条件(温度、偏置、剂量率等), EL-DRS 敏感元器件在低剂量率下试验, CMOS 工艺元器件进行加速试验; 2)可选择样本大小,对退化最坏情况进行界定; 3)用于确定设计余量、屏蔽及其他缓解措施的设计	1)破坏性试验,抽样鉴定; 2)很难或不可能在完全等效飞行的条件试验; 3)屏蔽试验硬件的有源部分	识别可能影响电路板级的 TID 故障	1)用板级试验取代多个器件级试验,节省成本和时间; 2)观察到的故障与需要的电路或其他分析很少相关	1)与元器件相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)破坏性试验,抽样鉴定; 3)试验样本可能无法代表飞行元器件; 4)若元器件 EL-DRS 敏感,宜在低剂量率下进行; 5)条件仅为“类飞行”; 6)TID 能力受到最弱元器件限制,会掩盖其他元器件对 TID 敏感性; 7)无法检测元器件退化,因此无法确定元器件的失效裕度	可检测可能影响机箱级的 TID 失效	1)用单个试验取代多个器件或电路板级试验,节省成本和进度; 2)观察到的故障与需要的电路或其他分析很少相关	1)与元器件级或板级试验相比,集成度高,在这一级检测到的失效可能会对成本和进度产生负面影响; 2)破坏性试验,抽样鉴定; 3)试验样品可能不代表飞行元器件; 4)若元器件 EL-DRS 敏感,宜在低剂量率下进行; 5)条件仅为“类飞行”; 6)TID 能力受到最弱元器件限制,会掩盖其他元器件对 TID 敏感性; 7)无法检测元器件退化,因此无法确定元器件的失效裕度

表 D.1 不同集成水平下试验的目的、能力、优势和局限性 (续)

试验项目	目 的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
位移损伤 (DD) 试验	检测因辐射引起的半导体晶格破裂所导致的退化而可能不符合要求的试验单元	确定 DD 可能影响的参数和功能退化	可选择样本大小, 对元器件总体的退化破坏情况进行界定	1) 试验可能很耗时, 影响成本和进度; 2) 破坏性试验, 用于样品鉴定, 试验的元器件不能用于飞行	1) 可检测可能影响板级操作的 DD 故障; 2) 确定电路板上最薄弱元器件的余量	1) 用单个板级试验取代多个器件级试验, 节省成本和时间; 2) 观察到的故障与需要的电路或其他分析很少相关	1) 与元器件相比, 集成度高, 在这一级检测到的失效可能会对成本和进度产生负面影响; 2) 破坏性试验, 抽样鉴定; 3) 试验样本仅限于电路板元器件, 可能不代表元器件批次; 4) 条件仅限于“类飞行”; 5) DD 能力受到最弱元器件限制, 会掩盖其他元器件对 DD 敏感性; 6) 如果存在多种元器件工艺, 可能对每种工艺有不同的能量要求; 7) 无法检测元器件退化, 因此无法确定元器件的失效裕度	可检测可能影响机箱级的 DD 失效	1) 用单个试验取代多个器件或电路板级试验, 节省成本和进度; 2) 观察到的故障与需要的电路或其他分析很少相关	1) 与元器件级或板级试验相比, 集成度高, 在这一级检测到的失效可能会对成本和进度产生负面影响; 2) 破坏性试验, 抽样鉴定; 3) 试验样品可能不代表飞行元器件; 4) 条件仅为“类飞行” 5) DD 能力受到最弱元器件限制, 会掩盖其他元器件对 DD 敏感性; 6) 如果存在多种元器件工艺, 可能对每种工艺有不同的能量要求; 7) 无法检测元器件退化, 因此无法确定元器件的失效裕度

表 D.1 不同集成水平下试验的目的、能力、优势和局限性（续）

试验项目	目 的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
重离子单 粒子试验	确定辐射环境重离子对试验单元的影响模式、敏感度。 1) SEE可能在任务的任何时间发生，SEE试验宜尽可能多地揭示元器件SEE敏感性，以评估和减轻后果； 2) 这是一项SEE敏感性试验，不宜被解释为重现任务环境的试验	确定SEE可能影响的参数和功能退化	1)可控制粒子特性和试验条件，最大化显示单粒子敏感性的可能性； 2) 便于理解SEE机制； 3)可获得单粒子后果信息，制定缓解措施； 4)试验数据可用于估计任何环境的单粒子速率； 5)可获得质子单粒子保守束缚率； 6)试验数据用于描述SEE后果和发生概率	1)试验可能很耗时，影响成本和进度； 2)破坏性试验，用于样品鉴定，试验的元器件不能用于飞行； 3)试验设备可用时间有限，且价格昂贵； 4)许多元器件需要预处理或使用昂贵的超高能离子加速器，以使离子到达元器件敏感体积	1)识别辐射环境中可能出现的对整个电路的破坏性和非破坏性单粒子敏感度。 2)很少在板级进行。板级重离子试验方法还不成熟	1)用单个板级试验取代多个器件级试验，节省成本和时间； 2)可能揭示一些破坏性和非破坏性单粒子敏感性； 3)观察到的故障与很少的电路或其他所需的分析有关	1)很少在板级进行。与元器件相比，集成度高，在这一级检测到的失效可能会对成本和进度产生负面影响； 2)破坏性试验，抽样鉴定 3)板级重离子试验的方法还不成熟； 4)需要昂贵的超高能离子束和关于元器件材料和结构的详细信息来进行速率估计； 5)SEE产生的影响可能取决于发生时的电路板状态； 6)不同器件可能有不同的最坏情况和应用条件； 7)很难确定导致了板级故障的元器件	不适用	不适用	不适用

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目 的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
激光单粒子试验	识别试验单元对SEE模式的敏感度,并识别相关芯片特征	1)确定辐射环境中可能出现的试验元器件的破不性和非破坏性单粒子敏感度; 2)识别负责每个SEE模式的特征-对元器件设计的SEE加固作用; 3)获得一些关于速率的信息(较低的激光能量在太空中会更常见)	1)部分识别SEE敏感度; 2)识别负责每种SEE模式的功能; 3)产生一些有限的关于截面和起始LET的信息; 4)激光不会导致TID,因此TID/SEE协同作用不会影响试验结果; 5)激光时间比质子或重离子束时间便宜; 6)产生与宽束重离子试验互补的信息,对于初步观察、复杂元器件的加固研究	1)无法穿透金属或厚覆盖层,因此可能无法识别所有单粒子敏感度; 2)分辨率受到激光束限制; 3)激光强度和LET没有直接关系; 4)结果对表面缺陷和覆盖层高度敏感	不适用	不适用	不适用	不适用	不适用	不适用

表 D.1 不同集成水平下试验的目的、能力、优势和局限性(续)

试验项目	目的	元器件级试验			电路板级试验			子系统级/机箱级试验		
		作用	优势	可能存在的问题	作用	优势	可能存在的问题	作用	优势	可能存在的问题
质子单粒子试验	确定由质子诱导反冲离子和环境结合质子率引起的试验单元 SEE 模式、敏感度 1) SEE 可能在任务的任何时间发生, SEE 试验宜尽可能多地揭示元件 SEE 敏感性, 以评估和减轻后果; 2) 这是一项 SEE 敏感性试验, 不宜被解释为重现任务环境的试验	1) 识别在任务环境中质子诱发反冲离子可能引起的元件质子诱发非破坏性和某些有限破坏性单粒子敏感性; 2) 任务环境中质子的束缚单粒子率	1) 可在最坏应用条件下进行试验; 2) 质子具有很强的穿透性, 能到达元件敏感区域, 元件一般不需要处理; 3) SEE 结果可用于制定缓解措施, 数据可用于估计质子速率	1) 试验可能很耗时, 影响成本和进度; 2) 破坏性试验, 用于样品鉴定, 试验的元件不能用于飞行; 3) 需要 3E12 的通量才能与重离子单粒子试验相媲美, 由于 TID 效应, 可能会降低器件性能; 4) 不能控制质子反冲离子特性来最大化显示特定单粒子磁化率的可能性; 5) 缺乏对质子反冲离子特性的控制, 不利于理解 SEE 机制	1) 识别质子诱发的非破坏性和破坏性单粒子敏感度, 这种敏感度可能由任务环境中质子诱发的反冲离子引起, 并影响电路板级功能; 2) 任务环境中质子的束缚单粒子率	1) 典型的质子束覆盖电路板的大面积, 因此可一次试验多个元件; 2) 质子穿透力很强, 试验不需元件预处理; 3) 观察到的错误在板级很重要; 4) 可在一定程度真实飞行条件下进行试验	1) 与元件相比, 集成度高, 在这级检测到的失效可能会对成本和进度产生负面影响; 2) 破坏性试验, 抽样鉴定; 3) 一个元件故障可能会阻止观察其他元件敏感度; 4) 可能会错过一些破坏性的单粒子; 5) 发现的错误可能取决于发生错误时板的开启状态; 未检测到的错误模式如果发生在电路板处于另一种状态时, 可能会产生更严重的后果; 6) 不能控制质子反冲离子特性来最大化显示特定单粒子磁化率的可能性; 7) 需要 3E12 的通量才能与重离子单粒子试验相媲美, 由于 TID 效应, 可能会降低器件性能; 8) 对元件的输入/输出的访问可能受到限制, 可能无法识别退化/损坏的元件	1) 确定元件的质子诱发非破坏性和破坏性单粒子敏感性, 这些敏感性可能由任务环境中的质子诱发反冲离子引起, 并影响机箱级功能; 2) 任务环境中质子的束缚单粒子率	1) 质子穿透力很强, 试验不需元件预处理; 2) 观察到的错误在机箱级很重要的; 3) 可在一定程度真实飞行条件下进行试验	1) 一个元件故障可能会阻止观察其他元件敏感度。 2) 与元件级或板级试验相比, 集成度高, 在这一级检测到的失效可能会对成本和进度产生负面影响。 3) 破坏性试验, 抽样鉴定。 4) 可能会错过一些破坏性的单粒子。 5) 错误可能取决于错误发生时机箱的开启状态; 如果未检测到的错误模式发生在机箱处于另一种状态时, 可能会产生更严重的后果。 6) 不能控制质子反冲离子特性来最大化显示特定单粒子磁化率的可能性。 7) 需要 3E12 的通量才能与重离子单粒子试验相媲美, 由于 TID 效应, 可能会降低器件性能。 8) 对元件的输入/输出的访问可能受到限制, 可能无法识别退化/损坏的元件

附 录 E
(资料性)
常用缓解COTS 器件辐射问题的方法

结合元器件技术、辐射效应和宇航任务需实现的功能，缓解COTS 器件辐射问题的典型方法如下。

- a) 针对 TID 效应，进行屏蔽处理。
- b) 对数据进行错误检测和纠正，并对SEU 产生数据进行擦除。
- c) 针对 SEFI 采用监控电路和(如看门狗计时器)和复位电路。
- d) 对于某些表现出 SEL 的器件，采用锁定检测电路和复位逻辑。但是，如果 SEL 发生率过高，电路可能损坏，宜进行验证，以证明其对即时故障和潜在损伤都有效。
- e) 故障屏蔽冗余。如：在可编程器件中，使用二模块冗余；在小型、微型和纳米卫星中，在航天器层面采用冗余。
- f) 在高辐射环境下(如南大西洋异常区域或太阳粒子事件期间)，关闭部分系统电源等运行限制，可减轻某些辐射影响。
- g) 采用降额设计，避免SEB 和 SEGR。

参 考 文 献

- [17] GB/T 19001 质量管理体系 要求
- [2] GB/T 37034.2—2018 航空电子过程管理第2部分：来源于非授权经销商电子元器件的管理
- [3] AEC-Q-006 Qualification Requirements for Components using Copper(Cu)Wire Interconnections
- [4] ECSS-Q-ST-60-13C Space Product Assurance Commercial Electrical,Electronic and Electromechanical(EEE)Components
- [5] GEIA-STD-0005 Performance Testing for Aerospace and High Performance Electronic Interconnects Containing Pb-free Solder and Fishes
- [6] GSFC-HDBK-8005 Guidelines for Performing Risk Assessments
- [7] GSFC-HDBK-8007 Mission Success Handbook for CubeSat Missions
- [8] JEDEC/IPC/ECIA J-STD-048 Notification Standard for Product Discontinuance
- [9] JEP121 Requirements for Microelectronic Screening and Test Optimization
- [10] JESD 46 Customer Notification Standard for Product/Process Changes by Electronic Product Suppliers
- [11] NASA-STD-8739.10 Electrical,Electronic,and Electromechanical(EEE)Parts Assurance Standard
- [12] NASA/TM -2018-220074 Guidelines for Verification Strategies to Minimize Risk Based on Mission,Environment,Application and Lifetime(MEAL)
- [13] NASA/TM-20220018183 Recommendations on the Use of Commercial-Off-The-Shelf (COTS)Electrical,Electronic,and Electromechanical(EEE)Parts for NASA Missions

www.bzxz.net

免费标准下载网